PCB设计十问十答

1、过滤时采用电感器，电容器值的方式有哪些？

电感器值的采用除开考虑到所感滤除的噪音工作频率外，还需要考虑到瞬间电流量的反应能力。假如LC的导出端会还有机会必须一瞬间导出大电流量，则电感器值太交流会阻拦此大电流量流过此电感器的速率，提升谐波失真噪音(ripple noise)。 电容器值则和能够包容的谐波失真噪音标准值的尺寸相关。谐波失真噪音值规定越小，电容器值用比较大。而电容器的ESR/ESL也会出现危害。

此外，假如这LC是放到电源开关式开关电源(switching regulation power)的导出端时，还需要留意此LC所形成的顶点零点(pole/zero)对负反馈操纵(negative feedback control)控制回路稳定性的危害。

2、仿真模拟开关电源处的过滤常常是用LC电源电路。可是为何有时候LC比RC过滤实际效果差？

LC与RC过滤实际效果的较为务必考虑到所要滤除的频段与电感器值的选取是不是适当。由于电感器的感抗(reactance)尺寸与电感器值和工作频率相关。假如开关电源的噪音工作频率较低，而电感器值又不足大，这时过滤实际效果很有可能比不上RC。可是，应用RC过滤要投入的结果是电阻器自身会能耗，高效率较弱，且要留意选定电阻器能承担的输出功率。

3、在线路板规格固定不动的情形下，假如设计方案中必须承载大量的作用，就必然必须提升PCB的走线密度，可是那样有可能造成布线的互相影响提高，与此同时布线较细也使特性阻抗没法减少，请详细介绍在快速（>100MHz）密度高的PCB设计中的方法?

在设计方案快速密度高的PCB时，串扰(crosstalk interference)的确是要非常注意的，因为它对时钟频率(timing)与信号完整性(signal integrity)有较大的危害。下列给予好多个留意的地区：

1)操纵布线特性阻抗的持续与配对。

2)布线间隔的尺寸。一般随处可见的间隔为二倍线距。可以通过模拟仿真来了解布线间隔对时钟频率及信号完整性的危害，找到可容忍的最少间隔。不一样集成ic数据信号的結果很有可能不一样。

3)挑选合理的线接方法。

4)防止左右邻近交叠的布线方位同样，乃至有布线恰好左右重迭在一起，由于这类串扰比同层邻近布线的情况还大。

5)运用盲埋孔(blind/buried via)来提升布线总面积。可是PCB板的制造成本费会提升。

在具体实行时的确难以做到彻底平行面与等长，但是依然要尽可能保证。除此之外，可以预埋差分信号线接和共模线接，以缓解对时钟频率与信号完整性的危害。

4、怎样尽量的做到EMC规定，又不至于导致很大的费用工作压力？

PCB板上面因EMC而加入的成本费通常是因提升地叠加层数目以提高屏蔽效应及提升了ferrite bead、choke等抑止高频率谐波电流元器件的原因。此外，通常或是需配搭其他组织上的屏蔽掉构造才可以使整体系统软件根据EMC的规定。下列仅就PCB板的设计方案方法给予好多个减少电源电路造成的电磁波辐射效用。

1)尽量采用数据信号直线斜率(slew rate)比较慢的元器件，以减少数据信号所形成的高频率成份。

2)留意高频率元器件放置的部位，不必太挨近对外开放的射频连接器。

3)留意快速数据信号的匹配电阻，布线层以及流回电流量途径(return current path)， 以降低高频率的折射与辐射源。

4)在各元件的开关电源引脚置放充足与适度的去藕合电容器以缓解电源层和地质构造上的噪音。需注意电容器的相频特性与溫度的特点是不是合乎设计室需。

5)对外开放的射频连接器周边的地可与地质构造做适度切分，并将射频连接器的地就近原则收到chassis ground。

6)可适度应用ground guard/shunt traces在一些尤其快速的数据信号旁。但要留意guard/shunt traces对布线特性阻抗的危害。

7)电源层比地质构造内缩20H，H为电源层与地质构造中间的间距。

5、另一种做法是在保证数/模分离合理布局，且数/模数据信号布线互相不交叉式的情形下，全部PCB板地不做切分，数/模地都连到这一地平面图上。大道理在哪？

数学模型数据信号布线不可以交叉式的规定是由于速率偏快的模拟信号其回到电流量途径(return current path)会尽可能顺着布线的下边周边的地流到模拟信号的根源，若数学模型数据信号布线交叉式，则回到电流量所形成的噪音便会产生在数字集成电路地区内。

6、当一块PCB板中有好几个数/模功能块时，基本方法是要将数/模地分离，缘故在哪？

将数/模地分离的缘由是由于数字电路设计在多少电位差转换的时候会在开关电源和地造成噪音，噪音的尺寸跟数据信号的速率及电流量尺寸相关。假如地平面图上不切分且由数据地区电源电路所形成的噪音比较大而仿真模拟地区的电源电路又十分贴近，则即使数学模型数据信号不交叉式， 仿真模拟的数据信号仍然会被地噪音影响。换句话说数学模型地不切分的方法只有在数字集成电路地区距造成大噪音的数字电路设计地区较远时应用。

7、在快速PCB设计电路原理图设计方案时，怎样考虑到匹配电阻问题？

在设计方案快速PCB电源电路时，匹配电阻是制定的基本要素之一。而特性阻抗值跟布线方法有一定的关联， 比如是走在表层(microstrip)或里层(stripline/double stripline)，与参照层(电源层或地质构造)的间距，布线总宽，PCB材料等均会危害布线的特性阻抗值。换句话说要在走线后才可以明确特性阻抗值。一般模拟仿真软件会因为路线实体模型或所应用的数学算法的限定而没法充分考虑一些特性阻抗不持续的走线状况，此刻在工作原理上只有预埋一些terminators(线接)，如串联电阻等，来缓解布线特性阻抗不持续的效用。真真正正压根解决的办法或是走线时尽可能留意防止特性阻抗不持续的产生。

8、在快速PCB设计方案时，设计师应当从这些层面去考虑到EMC、EMI的标准呢？

一般EMI/EMC设计方案时必须与此同时考虑到辐射源(radiated)与传输(conducted)2个层面. 前面一种属于工作频率较高的一部分(>30MHz)后者则是较低频率的一部分(<30MHz). 因此无法只留意高频率而忽视低频率的一部分。一个好的EMI/EMC设计方案务必一开始合理布局时还要充分考虑元器件的部位, PCB迭层的分配, 关键联网的路线, 元器件的挑选等, 假如这种沒有事先有较好的分配, 过后处理则会事半功倍, 提升成本费. 比如钟表发生器的部位最好不要挨近对外开放的射频连接器, 快速数据信号尽可能走里层并留意特点匹配电阻与参照层的持续以减小反射面, 元器件所推的走势之直线斜率(slew rate)尽可能小以降低高频率成份, 挑选去藕合(decoupling/bypass)电容器时留意其相频特性是不是合乎要求以减少电源层噪音。此外, 留意高频率数据信号电流量之流回途径使其控制回路总面积尽可能小(也就是控制回路特性阻抗loop impedance尽可能小)以降低辐射源. 还能够用切分地质构造的措施以操纵高频率噪音的范畴. 最终, 适度的挑选PCB与机壳的接地址(chassis ground)。

9、哪儿能给予较为确切的IBIS3d模型库？

10、如何选择EDA专用工具？

现阶段的pcb制图软件中，热分析都并不是优势，因此并不建议采用，其他的作用1.3.4可以挑选PADS或Cadence特性价格对比都非常好。PLD的制定的新手可以选用PLD集成ic生产厂家带来的集成化自然环境，在保证上百万门以上的制定时可以采用点射专用工具。

70net永乐高官网：https://paiqinano.com

70net永乐高是一家立足于深圳专注于氟改性聚酯纳米涂层材料研发制造与电子防护整体解决方案供应商，已获批国家高新技术企业，在精密电子制造工艺中为PCBA提供360度全方位防水、防潮、防腐蚀的纳米涂层保护，高效提升线路板在潮湿环境运行稳定性及降低故障售后率，是户外产品结构防水的黄金搭档，消费类电子一键防水防盐雾的好帮手，欢迎联系索取测试样品。

大量电子纳米防护涂层剂、配套喷镀设备、OEM代工服务等请关心“70net永乐高”微信公众号

纳米涂层剂理化性能详细参数直接点击：纳米电子防护涂层剂参数

技术咨询：赵先生：130 4896 4893

该文章内容提高散播新技术应用新闻资讯，很有可能有转截/引入之状况，若有侵权行为请联络删掉。